「看不见的工具，托起每一颗芯片」
本期我们把焦点对准芯片产业链最上游的 EDA（电子设计自动化）。AI 浪潮下，GPU / 算力芯片火爆，但真正决定“芯片能不能做、做得好不好、做得快不快”的，甚至“卡脖子”的，其实是一套看不见的软件工具 —— EDA。 这个市场非常集中，基本被三巨头所垄断。
上个月，三巨头里最大的新思完成了对安似科技 350 亿美元的收购，这也是整个行业有史以来最大规模的并购，也帮新思补齐了“系统级仿真”的能力。再加上一些非市场的因素， EDA 也受到了前所未有的关注。
这期节目我们将和来自国际大厂与国产公司的两位资深工程师，拆解 EDA 的重要性、商业模式与壁垒，讨论 AI 如何重构 EDA 流程与工具栈，以及国产 EDA 的现实切口与长期路线。
本期节目由 Synopsys 新思科技支持播出。
本期嘉宾：
温戈｜国际芯片设计大厂工程师，《了不起的芯片》作者
歪睿老哥｜资深芯片架构师，《芯术：算力驱动架构变革》作者
本期主播：
邱豪，《晚点 LatePost》作者
程曼祺，《晚点 LatePost》科技报道负责人
时间线跳转：
-什么是 EDA，在半导体里的作用
02:14 摩天大楼的设计图，手机工程师每天用 EDA 比用手机还多
06:34 拆旧芯片设计流程：架构—验证—后端，分别在做什么
19:10 半导体行业的十倍定律：越早发现，越省成本
- EDA 的生意经
22:07 旱涝保收，但能赚铲子钱，赚不到金子钱
25:25 EDA 怎么收费
27:55 国产初创公司获客悖论
- AI 改变 EDA
29:23 用 AI 生成设计代码
33:04 AI 加速芯片设计，帮工程师想新 idea
- 巨头成名史
39:21 长期收购补齐版图
42:10 为什么很难“完全垄断”
- 国产 EDA 的机会
48:10 EDA 都是跟随产业机会发展起来
49:43 主流数字 SoC 渗透难；在模拟/版图提取等单点形成口碑更现实
*- 大模型带来了什么 *
52:33 芯片复杂度通胀
55:44 AI 会替代芯片工程师吗？
57:48 生成 Verilog 成为 AI 创业方向之一
*- 总结展望 *
01:12:59 三个词概括今年的芯片产业
01:19:17 未来十年行业地图的重心
01:24:22 对行业新人的建议
相关链接：
晚点聊 32 期：最怕客户来参观的行业：和谈三圈仔细谈谈芯片
晚点聊 36 期：OPPO 突然中止造芯，生不逢时的雄心
晚点聊 32 期：最怕客户来参观的行业：和谈三圈仔细谈谈芯片
名词解释：
EDA：Electronic Design Automation，电子设计自动化软件，用于芯片从电路设计到版图实现的全流程工具。
Verilog：一种硬件描述语言（HDL），广泛用于数字电路的建模与仿真。
IP：Intellectual Property，在芯片设计中指可复用的功能模块或电路设计单元。
Aart 博士：新思科技（Synopsys）长期 CEO Aart de Geus，被誉为“EDA 教父”，推动逻辑综合等关键技术发展。
逻辑综合：将高层次的硬件描述语言代码（如 Verilog）自动转换为可映射到芯片电路的门级网表的过程。
新思、Cadence、西门子被称为 EDA 三巨头：垄断芯片设计软件核心市场，这一说法大约形成于 2017 年西门子收购 Graphic Mentor，整合 EDA 业务之后。
安似科技（ANSYS）：一家总部位于美国的工程模拟软件公司，前不久被新思收购。
剪辑制作：甜食
☆《晚点聊 LateTalk》建立「 播客听友群」啦！☆
欢迎关注科技、商业大公司动态和创业创新的小伙伴进群交流，第一时间收听新节目。
这里有更多互动，更多话题讨论。欢迎贡献选题 & 推荐嘉宾。
请先添加「晚点」小助手的微信号，备注：“晚点聊”，我们邀请您入群。
关注公众号《晚点 LatePost》和《晚点对话》，阅读更多商业、科技文章：